Компания AMD вместе с IBM объявили об изготовлении «полномасштабного» пробного рабочего образца микросхемы, в которой первый слой металлических соединений создан с помощью EUV-литографии - литографии с использованием жесткого ультрафиолетового излучения.
Предыдущие образцы, полученные с помощью EUV-литографии, не были «полномасштабными», поскольку при их производстве EUV-литография была задействована лишь для малой части микросхемы. Результаты совместной работы AMD, IBM и их партнеров из UAlbany NanoCollege’s Albany NanoTech Complex были представлены доктором Бруно Ла Фонтеном (Bruno La Fontaine) из AMD на первой в отрасли конференции по литографии, которая состоялась 26 февраля. Он рассказал об успешной «полномасштабной» интеграции EUV-литографии в производственный процесс пробного образца микросхемы AMD размерами 22 х 33 мм, изготовленной с помощью 45-нм технологии.
«Эта важная демонстрация потенциала EUV-литографии, которая будет использоваться в полупроводниковом производстве в грядущие годы, вдохновляет всех нас, работающих в отрасли, пользующейся преимуществами все более мелких полупроводниковых элементов, - сказал Ла Фонтен. – Хотя предстоит еще немалая работа, прежде чем EUV-литография сможет использоваться в крупномасштабном производстве, компания AMD показала, что технология может быть успешно интегрирована в процесс производства полупроводниковых элементов для создания первого слоя металлических межсоединений по всей микросхеме».
«Совместные исследования очень важны для достижения успехов в полупроводниковой отрасли, - отметил Девид Медейроз (David Medeiros), руководитель группы партнерских исследований IBM в городе Олбани (штат Нью-Йорк). – Наши совместные исследования в Олбанском центре позволяют нам интегральным образом оценить разнообразные аспекты EUV-инфраструктуры и послужат настоящим тестом готовности этой технологии к внедрению на производство».
Литография позволяет переносить на множество слоев кремниевой подложки высокосложные микросхемы с миллионами транзисторов. В то время как проектировщики микросхем продолжают добавлять новые функции и повышать производительность своей продукции, сокращение размеров транзисторов позволяет умещать все большее их количество в пределах заданной области. То, насколько миниатюрными могут быть транзисторы и их соединения, напрямую зависит от длины волны света, используемого для переноса схемы на подложку. В EUV-литографии используется длина волны 13,5 нм, которая значительно короче применяемой сегодня в литографии длины волны 193 нм. Это позволяет и дальше уменьшать размеры микросхем.
Сначала пробная микросхема AMD прошла обработку на фабрике AMD Fab 36 в Дрездене (Германия), где используется 193-нм иммерсионная литография, являющаяся сегодня самым передовым литографическим инструментом в крупномасштабном производстве. Затем подложка с пробной микросхемой была передана в исследовательский центр IBM, находящийся в университете College of Nanoscale Science and Engineering (CNSE) в Олбани (штат Нью-Йорк), где AMD и IBM со своими партнерами использовали сканер EUV-литографии компании ASML. С помощью этого сканера, установленного в рамках партнерской программы ASML, IBM и CNSE, был перенесен первый слой металлических соединений между транзисторами, изготовленными в Германии. После переноса, травления, осаждения и прочих технологических этапов, структура, полученная с помощью EUV-литографии, прошла электрическое тестирование в AMD. Она показала характеристики, прекрасно согласующиеся с характеристиками пробной микросхемы, изготовленной с использованием только 193-нм иммерсионной литографии. На пробные подложки будут нанесены дополнительные слои внутренних соединений с помощью стандартной фабричной обработки, что позволит также протестировать крупные массивы памяти.
Следующим шагом проверки применимости EUV-литографии в производстве станет ее использование не только для металлических межсоединений, но и для всех слоев микросхемы. Это покажет, что весь рабочий микропроцессор может быть изготовлен с помощью EUV-литографии. EUV-литография должна быть полностью проверена и допущена к производству до 2016 года, на который запланировано введение 22-нм технологического процесса в рамках проекта International Technology Roadmap for Semiconductors.
